dizajn-i-verifikacija-digitalne-logike-koristenjem-system-veriloga-i-uvm-a